XENA Networks và xác minh sản phẩm Ethernet của họ một cách nhanh chóng và hiệu quả, tăng tốc việc tung ra thị trường sản phẩm thế hệ mới của họ. ển mạch/định tuyến và PHY/SERDES, nhưng trong những năm gần đây, nhu cầu mới đã xuất hiện từ các nhà sản xuất chip công nghệ mới như GPU/DPU/XPU.

Cùng với sự phổ biến của các mô hình AI lớn và các cụm lớn, việc thử nghiệm và xác minh kỹ thuật mạng Ethernet tốc độ cao giữa c ác vi mạch AI chuyên dụng là điều quan trọng. tôi hỗ trợ:

- Giao diện và chế độ tốc độ thử nghiệm XENA: 400G/800G

- Xác minh và thử nghiệm hiệu suất lớp vật lý mạng Ethernet: FEC/AN-LT/PRBS/Rx Taps

- Mô phỏng ảnh hưởng tiêu cực trên mạng Ethernet: Độ rung trễ/Dao động đường truyền

Mô phỏng áp lực tiêu cực trên mạng Ethernet:

- Thử nghiệm tần suất cao của việc mất kết nối vật lý (Link Flap)

- Chèn mã lỗi ở tầng PMA/PCS

- Tạo độ rung và chèn lỗi vào gói tin

- Chèn lỗi FCS/Checksum Error